Avaliação de uma alternativa de implementação para um microprocessador SPARC

Silva, Gabriel Pereira da; Aude, Júlio Salek

Please use this identifier to cite or link to this item: http://hdl.handle.net/11422/1547

Full metadata record

DC Field	Value	Language
dc.contributor.author	Silva, Gabriel Pereira da	-
dc.contributor.author	Aude, Júlio Salek	-
dc.date.accessioned	2017-03-14T13:16:56Z	-
dc.date.available	2023-12-21T03:02:48Z	-
dc.date.issued	1991-11-30	-
dc.identifier.citation	SILVA, G. P. ; AUDE, J. S. Avaliação de uma alternativa de implementação para um microprocessador SPARC. Rio de Janeiro: NCE, UFRJ, 1991. 14 p. (Relatório Técnico, 19/91)	pt_BR
dc.identifier.uri	http://hdl.handle.net/11422/1547	-
dc.description.abstract	The NCE/UFRJ is currently developing a high performance shared memory multiprocessor system called MULTIPLUS. Its proposal is to obtain a parallel high performance system wlth the use of RISC microprocessors coupled to floating point units. One of the goals of this project is to develop a RISC microprocessor compatible with the chosen one: the SPARC. This works evaluates some options for the implementation of this compatible architecture. Because SPARC is an open architecture, it is possible to have dIfferent implementations, while keeping binary compatibility. This article evaluates processors throughput in many configurations, simulation results are shown and analyzed, and an implementation for the architecture is proposed.	en
dc.language	por	pt_BR
dc.relation.ispartof	Relatório Técnico NCE	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.subject	Multiprocessador MULTIPLUS	pt_BR
dc.subject	Arquitetura SPARC	pt_BR
dc.subject	Multiplus multiprocessor	en
dc.title	Avaliação de uma alternativa de implementação para um microprocessador SPARC	pt_BR
dc.type	Relatório	pt_BR
dc.description.resumo	O NCE/UFRJ desenvolve atualmente um sistema multiprocessador com memória global compartilhada, o projeto MULTIPLUS. Sua proposta é obter um sistema paralelo de alto desempenho com o uso de microprocessadores RISC acoplados a unidades aritméticas de ponto flutuante. Um dos objetivos deste projeto é o desenvolvimento de um microprocessador RISC compatível com o microprocessador utilizado: o SPARC. Este trabalho estuda algumas opções para implementação desta arquitetura compatível. Por ser uma arquitetura aberta, o SPARC permite a elaboração de implementações distintas, sem perder a compatibilidade binária. Este artigo avalia o desempenho do processador em várias configurações, os resultados destas simulações são apresentados e avaliados, e uma proposta de Implementação para a arquitetura é apresentada.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Instituto Tércio Pacitti de Aplicações e Pesquisas Computacionais	pt_BR
dc.subject.cnpq	CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO	pt_BR
dc.citation.issue	1991	pt_BR
dc.embargo.terms	aberto	pt_BR
Appears in Collections:	Relatórios

Files in This Item:

File	Description	Size	Format
19_91_000040420.pdf		1.51 MB	Adobe PDF	View/Open

Show simple item record Recommend this item View Statistics

Pantheon Institutional repository