Please use this identifier to cite or link to this item: http://hdl.handle.net/11422/1580
Full metadata record
DC FieldValueLanguage
dc.contributor.authorSilva, Gabriel Pereira da-
dc.contributor.authorAude, Júlio Salek-
dc.date.accessioned2017-03-17T11:37:49Z-
dc.date.available2023-12-21T03:02:50Z-
dc.date.issued1991-10-31-
dc.identifier.citationSILVA, G. P.; AUDE, J. S. Avaliação de uma arquitetura SPARC com cache de desvio e barramento tipo Harvard. Rio de Janeiro: NCE, UFRJ, 1991. 5 p. (Relatório Técnico, 18/91)pt_BR
dc.identifier.urihttp://hdl.handle.net/11422/1580-
dc.description.abstractVariations in the SPARC architecture are studied in this paper, with particular emphasis to the use of a branch target cache and a Harvard bus. A simulator that works in a cycle per cycle basis has been developed to conduct performance measurements of some configurations. The results obtained are reported in this paper.en
dc.languageporpt_BR
dc.relation.ispartofRelatório Técnico NCEpt_BR
dc.rightsAcesso Abertopt_BR
dc.subjectArquitetura de computadorpt_BR
dc.subjectArquitetura SPARCpt_BR
dc.titleAvaliação de uma arquitetura SPARC com cache de desvio e barramento tipo Harvardpt_BR
dc.typeRelatóriopt_BR
dc.description.resumoVariações na arquitetura SPARC são estudadas neste artigo, com particular ênfase no uso de uma cache de desvio e de um barramento Harvard. Um simulador que funciona em um modo ciclo foi desenvolvido para realizar medidas de desempenho em várias configurações. Os resultados obtidos são apresentados neste artigo.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentInstituto Tércio Pacitti de Aplicações e Pesquisas Computacionaispt_BR
dc.subject.cnpqCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOpt_BR
dc.citation.issue1891pt_BR
dc.embargo.termsabertopt_BR
Appears in Collections:Relatórios

Files in This Item:
File Description SizeFormat 
18_91_000040419.pdf891.43 kBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.