Please use this identifier to cite or link to this item: http://hdl.handle.net/11422/1095
Full metadata record
DC FieldValueLanguage
dc.contributor.authorAude, Júlio Salek-
dc.date.accessioned2016-11-10T15:19:06Z-
dc.date.available2023-12-21T03:05:07Z-
dc.date.issued1991-12-30-
dc.identifier.citationAUDE, J. S. Uma proposta de implentação do algoritmo de Lee no multiprocessador Multiplus. Rio de Janeiro: NCE, UFRJ, 1991. 15 p. (Relatório Técnico, 22/91)pt_BR
dc.identifier.urihttp://hdl.handle.net/11422/1095-
dc.description.abstractThis paper discusses some issues concerning the implementation of Lee's routing algorithm on MULTIPLUS, a multiprocessor under development at NCE/UFRJ. MULTIPLUS supports up to 2048 processing nodes which can be organized into 32 clusters consisting of up to 8 processing nodes. The overall global memory address space is 32 Gbytes, which is physically distributed into modules of up to 32 Mbytes that are local to the processing nodes. The proposed implementation takes advantage of the memory hierarchy and partition within MULTIPLUS architecture to efficiently exploit the intrinsic parallelism of the expansion and reset phases of the algorithm. In addition, the proposed implementation is also able to perform in parallel the routing of nets constrained to non-overlapping layout areas.en
dc.languageporpt_BR
dc.relation.ispartofRelatório Técnico NCEpt_BR
dc.rightsAcesso Abertopt_BR
dc.subjectAlgoritmospt_BR
dc.subjectMultiprocessador MULTIPLUSpt_BR
dc.subjectAlgorithmsen
dc.titleUma proposta de implementação do algoritmo de Lee no multiprocessador Multipluspt_BR
dc.typeRelatóriopt_BR
dc.description.resumoEste trabalho discute a implementação do algoritmo de roteamento proposto por Lee no multiprocessador MULTIPLUS em desenvolvimento no NCE/UFRJ. O MULTIPLUS suporta até 2048 nós de processamento organizados em até 32 "clusters" com 8 nós de processamento. O espaço de endereçamento global de memória é de 32 Gbytes, fisicamente distribuído em módulos de até 32 Mbytes locais a cada nó de processamento. A proposta de implementação apresentada tira partido das características de hierarquia e partição de memória presentes na arquitetura do MULTIPLUS para explorar de forma mais eficiente o paralelismo inerente às fases de expansão e reinicilaização do algoritmo. Além disso, a implementação proposta é capaz de realizar concorrentemente o roteamento de conexões situadas em áreas disjuntas do layout.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentInstituto Tércio Pacitti de Aplicações e Pesquisas Computacionaispt_BR
dc.subject.cnpqCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOpt_BR
dc.citation.issue2291pt_BR
dc.embargo.termsabertopt_BR
Appears in Collections:Relatórios

Files in This Item:
File Description SizeFormat 
22_91_000040423.pdf953.25 kBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.