Please use this identifier to cite or link to this item:
http://hdl.handle.net/11422/1584
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | Meslin, Alexandre Malheiros | - |
dc.contributor.author | Pacheco Junior, Ageu Cavalcanti | - |
dc.date.accessioned | 2017-03-17T11:49:45Z | - |
dc.date.available | 2023-12-21T03:02:50Z | - |
dc.date.issued | 1990-11-30 | - |
dc.identifier.citation | MESLIN, A. M.; PACHECO JUNIOR, A. C. Sistema de memórias multicache para uma máquina paralela mind projeto Multiplus. Rio de Janeiro: NCE,UFRJ, 1990. 15 p. (Relatório Técnico, 31/90) | pt_BR |
dc.identifier.uri | http://hdl.handle.net/11422/1584 | - |
dc.description.abstract | Today, cache memories are essential devices in many modern computer architectures. Specially in multiprocessor systems, where the communication media between the processors and the memory modules are more susceptible to transfer overloads, a careful specification of a multicache system is of upmost importance to attain the desiredlevels of performance. This work presents a study of various design alternatives for a multicache system to be used in the development of the NCE/UFRJ's high performance MIMD parallel computer named Project MULTIPLUS. In the first part, a brief presentation of the classical aspects involved in cache design is given, with special emphasison the data coherence problem. The architecture of the MULTIPLUS system is shown afterwards. The remaining of the work is then devoted to the discussion and analysis of the design alternatives under the MULTIPLUS perspective. | en |
dc.language | por | pt_BR |
dc.relation.ispartof | Relatório Técnico NCE | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.subject | Projeto de sistemas | pt_BR |
dc.subject | Projeto multiplus | pt_BR |
dc.subject | Memória multicache | pt_BR |
dc.title | Sistema de memórias multicache para uma máquina paralela mind Projeto Multiplus | pt_BR |
dc.type | Relatório | pt_BR |
dc.description.resumo | Memórias cache são hoje dispositivos essenciais em arquiteturas modernas de computadores. Especialmente em sistemas multiprocessados, onde os meios de comunicação entre processadores e os módulos de memória estão sujeitos a sobrecargas excessivas de transferências, a especificação cuidados de um sistema distribuído de caches é de fundamental importância para o desempenho final da máquina. O presente trabalho consiste do estudo e análise de várias opções de projeto de sistemas multicache para imediata aplicação no projeto de um computador paralelo MIMD de alto desempenho do NCE/UFRJ denominado Projeto MULTIPLUS. Inicialmente é feita uma breve abordagem dos aspectos clássicos envolvidos em projetos de memória cache com especial ênfase à discussão do problema da manutenção da coerência da informação. Em seguida a arquitetura do sistema MULTIPLUS é apresentada. O restante do trabalho é então dedicado à análise e discussão das diversas alternativas possíveis dentro do contexto da arquitetura MULTIPLUS, justificando aquelas adotadas. | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | Instituto Tércio Pacitti de Aplicações e Pesquisas Computacionais | pt_BR |
dc.subject.cnpq | CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO | pt_BR |
dc.citation.issue | 3190 | pt_BR |
dc.embargo.terms | aberto | pt_BR |
Appears in Collections: | Relatórios |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
31_90_000040534.pdf | 1.28 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.