Introdução de predição de desvios no processador FemtoJava  para sistemas embarcados

Santos, Luciana Martins da Silva Ozório

Please use this identifier to cite or link to this item: http://hdl.handle.net/11422/7714

Full metadata record

DC Field	Value	Language
dc.contributor.advisor	França, Felipe Maia Galvão	-
dc.contributor.author	Santos, Luciana Martins da Silva Ozório	-
dc.date.accessioned	2019-05-03T13:56:37Z	-
dc.date.available	2023-12-21T03:03:49Z	-
dc.date.issued	2007-01	-
dc.identifier.uri	http://hdl.handle.net/11422/7714	-
dc.language	por	pt_BR
dc.publisher	Universidade Federal do Rio de Janeiro	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.subject	preditor de desvio	pt_BR
dc.subject	redes neurais sem peso	pt_BR
dc.title	Introdução de predição de desvios no processador FemtoJava para sistemas embarcados	pt_BR
dc.type	Trabalho de conclusão de graduação	pt_BR
dc.contributor.referee1	Brafman, José Paulo	-
dc.contributor.referee2	Costa , Amarildo Teodoro da	-
dc.description.resumo	O desenvolvimento de um processador exige que sejam observados fatores como desempenho, custo e consumo de energia. Uma das técnicas empregadas visando buscar ganhos para essas três características é a previsão de desvios. Este projeto propõe a implementação de um preditor de desvios clássico de 2 bits para o microprocessador pipeline FemtoJava para sistemas embarcados e um estudo sobre a futura implementação de um preditor de desvios utilizando a técnica de redes neurais sem peso, visando uma melhoria no sistema de predição de desvios do processador em questão. Vale ressaltar que, por ser desenvolvido especificamente para sistemas embarcados, o projeto do processador e a introdução de novas características busca soluções que apresentem baixo consumo de área em chip e baixo consumo de energia uma vez que o sistema deve ser alimentado por uma bateria. A Linguagem C foi utilizada para a implementação do preditor de desvios e todo o projeto foi desenvolvido visando sua possível implementação em hardware num futuro próximo. A implementação do preditor mostrou-se válida já que o sistema de predição alcançou percentuais de acerto compatíveis com os preditores conhecidos no mercado e, apesar do ganho em relação ao tempo de execução dos programas não ter sido significativo, uma vez que o pipeline do processador apresenta apenas cinco estágios, a introdução da capacidade de prever desvios prepara o processador para a introdução da técnica de reuso dinâmico de traces em nível de arquitetura.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Escola Politécnica	pt_BR
dc.publisher.initials	UFRJ	pt_BR
dc.subject.cnpq	CNPQ::ENGENHARIAS	pt_BR
dc.embargo.terms	aberto	pt_BR
Appears in Collections:	Engenharia Eletrônica e de Computação

Files in This Item:

File	Description	Size	Format
monopoli10002783.pdf		1.15 MB	Adobe PDF	View/Open

Show simple item record Recommend this item View Statistics

Pantheon Institutional repository