Use este identificador para citar ou linkar para este item: http://hdl.handle.net/11422/1073
Tipo: Relatório
Título: A comparative analysis of cache memory architectures for the multiplus multiprocessor
Autor(es)/Inventor(es): Meslim, Alexandre Malheiros
Pacheco Jr., Ageu Cavalcante
Aude, Júlio Salek
Resumo: Este trabalho analisa algumas alternativas de projeto para a arquitetura do sub-sistema de memória cache para o multiprocessador MULTIPLUS. O MULTIPLUS é um multiprocessador de alto desempenho em desenvolvimento no Núcleo de Computação Eletrônica da Universidade Federal do Rio de Janeiro (NCE/UFRJ). A análise foi realizada utilizando-se um simulador que suporta diferentes configurações de memórias cache. A simulação foi realizada utilizando-se três diferentes sistemas: sem memória cache, com cache utilizando políticas de controle do tipo write through e write back. Os resultados gráficos mostram o desempenho do sistema em relação a taxa média de ocupação dos barramentos e o tempo médio de duração do ciclo do processador.
Resumo : This paper analyses some design altematives for the MULTIPLUS cache memory subsystem architecture. MUL TIPLUS is a high performance multiprocessor system under development at NCE/UFRJ. The analysis is carried out using a simu1ator which supports different cache configurations. The simulator experiments have been done under three different situations: a non-cache system and the use of write back and write through control policies. The graphical results show the system behaviour in relation to the average ratio of bus occupation and the average processor cycle length.
Palavras-chave: Arquitetura de memória cache
Multiprocessador MULTIPLUS
Cache memory architecture
Assunto CNPq: CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Departamento: Instituto Tércio Pacitti de Aplicações e Pesquisas Computacionais
In: Relatório Técnico NCE
Número: 0892
Data de publicação: 23-Dez-1992
País de publicação: Brasil
Idioma da publicação: eng
Tipo de acesso: Acesso Aberto
Citação: MESLIM, A. M.; PACHECO Jr., A. C.; AUDE, J. S. A comparative analysis of cache memory architectures for the multiplus multiprocessor. Rio de Janeiro: NCE, UFRJ, 1992. 15 p. (Relatório Técnico, 08/92)
URI: http://hdl.handle.net/11422/1073
Aparece nas coleções:Relatórios Técnicos e de Pesquisa

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
08_92_000040820.pdf1,04 MBAdobe PDFVisualizar/Abrir


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.