Please use this identifier to cite or link to this item: http://hdl.handle.net/11422/1073
Type: Relatório
Title: A comparative analysis of cache memory architectures for the multiplus multiprocessor
Author(s)/Inventor(s): Meslim, Alexandre Malheiros
Pacheco Jr., Ageu Cavalcante
Aude, Júlio Salek
Abstract: Este trabalho analisa algumas alternativas de projeto para a arquitetura do sub-sistema de memória cache para o multiprocessador MULTIPLUS. O MULTIPLUS é um multiprocessador de alto desempenho em desenvolvimento no Núcleo de Computação Eletrônica da Universidade Federal do Rio de Janeiro (NCE/UFRJ). A análise foi realizada utilizando-se um simulador que suporta diferentes configurações de memórias cache. A simulação foi realizada utilizando-se três diferentes sistemas: sem memória cache, com cache utilizando políticas de controle do tipo write through e write back. Os resultados gráficos mostram o desempenho do sistema em relação a taxa média de ocupação dos barramentos e o tempo médio de duração do ciclo do processador.
Abstract: This paper analyses some design altematives for the MULTIPLUS cache memory subsystem architecture. MUL TIPLUS is a high performance multiprocessor system under development at NCE/UFRJ. The analysis is carried out using a simu1ator which supports different cache configurations. The simulator experiments have been done under three different situations: a non-cache system and the use of write back and write through control policies. The graphical results show the system behaviour in relation to the average ratio of bus occupation and the average processor cycle length.
Keywords: Arquitetura de memória cache
Multiprocessador MULTIPLUS
Cache memory architecture
Subject CNPq: CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Department : Instituto Tércio Pacitti de Aplicações e Pesquisas Computacionais
In: Relatório Técnico NCE
Issue: 0892
Issue Date: 23-Dec-1992
Publisher country: Brasil
Language: eng
Right access: Acesso Aberto
Citation: MESLIM, A. M.; PACHECO Jr., A. C.; AUDE, J. S. A comparative analysis of cache memory architectures for the multiplus multiprocessor. Rio de Janeiro: NCE, UFRJ, 1992. 15 p. (Relatório Técnico, 08/92)
Appears in Collections:Relatórios Técnicos e de Pesquisa

Files in This Item:
File Description SizeFormat 
08_92_000040820.pdf1,04 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.