Gerador clock de quatro fases para microprocessadores

Barbosa, Mario Afonso da Silveira; Façanha, Heloísa da Silva

Please use this identifier to cite or link to this item: http://hdl.handle.net/11422/1096

Full metadata record

DC Field	Value	Language
dc.contributor.author	Barbosa, Mario Afonso da Silveira	-
dc.contributor.author	Façanha, Heloísa da Silva	-
dc.date.accessioned	2016-11-10T15:33:50Z	-
dc.date.available	2023-12-21T03:05:07Z	-
dc.date.issued	1991-10-30	-
dc.identifier.citation	BARBOSA, M. A. da S.; FAÇANHA, H. da S. Gerador de clock de quatro fases para microprocessadores. Rio de Janeiro: NCE, UFRJ, 1991. 12 p. (Relatório Técnico, 16/91)	pt_BR
dc.identifier.uri	http://hdl.handle.net/11422/1096	-
dc.description.abstract	This paper describes the design of a four-phase clock generator integrated circuit. The four nonoverlappÍng phases are generated from an external reference clock, at the same frequency and synchronized with this signal. This circuit will be used in a RISC microprocessor based on the SPARC architecture under development at NCE/UFRJ. The generator is a PLL-based one, for .operation around 20 MHz. This circuit will be implemented Ín the Brazilian PMU using a 2 μm cMOS technology. It was designed using the TEDMOS system	en
dc.language	por	pt_BR
dc.relation.ispartof	Relatório Técnico NCE	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.subject	Circuitos eletrônicos	pt_BR
dc.subject	Microprocessador Risc	pt_BR
dc.title	Gerador clock de quatro fases para microprocessadores	pt_BR
dc.type	Relatório	pt_BR
dc.description.resumo	Este trabalho descreve o projeto de um circuito gerador de clock de quatro fases. A partir de um sinal de clock externo são geradas quatro fases não sobrepostas, na mesma frequência do sinal de entrada, e sincronizadas com este sinal. Este circuito será utilizado no microprocessador RISC com arquitetura SPARC em desenvolvimento no NCE/UFRJ. O gerador, baseado em um PLL (Phase Locked Loop ), deverá operar em torno de 20 MHz. O circuito será implementado no PMU brasileiro com tecnologia cMOS 2μm e no seu projeto foi usado o sistema TEDMOS.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Instituto Tércio Pacitti de Aplicações e Pesquisas Computacionais	pt_BR
dc.subject.cnpq	CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO	pt_BR
dc.citation.issue	1691	pt_BR
dc.embargo.terms	aberto	pt_BR
Appears in Collections:	Relatórios

Files in This Item:

File	Description	Size	Format
16_91_000040417.pdf		949.73 kB	Adobe PDF	View/Open

Show simple item record Recommend this item View Statistics

Pantheon Institutional repository