Please use this identifier to cite or link to this item:
http://hdl.handle.net/11422/6112
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | Gomes, José Gabriel Rodriguez Carneiro | - |
dc.contributor.author | Girón Ruiz, Juan Pablo | - |
dc.date.accessioned | 2019-01-17T16:48:44Z | - |
dc.date.available | 2023-12-21T03:02:41Z | - |
dc.date.issued | 2017-01 | - |
dc.identifier.uri | http://hdl.handle.net/11422/6112 | - |
dc.description.abstract | The development of dynamic vision sensors (DVS) is regarded as one of the most relevant advances in CMOS camera focal-plane signal processing, because it is based on neural processing. The type of pixel that is used in a DVS mimicks the functionality of a neural pathway known as magno-cellular pathway, which is responsible for part of the communication between the biological retina and the central nervous system. The magno-cellular pathway responds in asynchronous fashion to light intensity temporal variations, and it encodes such variations by means of neural spike sequences. In this work, we designed and compared three DVS architectures: basic DVS, ATIS (asynchronous time-based image sensor)and ADMDVS (asynchronous delta modulation dynamic vision sensor). Among these architectures, only ATIS implements a light intensity encoding system, using time-based pulse-width modulation. In the design process, gm/ID methodology is used as a suitable tool for pixel design. Using different programming languages, several scripts are developed for making the simulation stages automatic. To verify the correct operation of each architecture, we compare electrical simulation results to numerical simulation predictions that were previously obtained using ideal pixel models. We finally conclude that the behavior of each architecture, which was obtained by electrical simulation, approximates rather well the behavior that was predicted using ideal models, which validates the proposed pixel design for all three sensor types. Based on these results, the basic DVS, ATIS, and ADMDVS architectures may be compared. | en |
dc.language | eng | pt_BR |
dc.publisher | Universidade Federal do Rio de Janeiro | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.subject | Visão computacional | pt_BR |
dc.subject | Inteligência artificial | pt_BR |
dc.subject | Processamento de imagens | pt_BR |
dc.title | A comparative analysis of dynamic vision sensors using 180 nm CMOS technology | en |
dc.title.alternative | Uma análise comparativa de sensores de visão dinâmica usando tecnologia CMOS 180 nm | pt_BR |
dc.type | Dissertação | pt_BR |
dc.contributor.authorLattes | http://lattes.cnpq.br/1666415048487350 | pt_BR |
dc.contributor.referee1 | Petraglia, Antonio | - |
dc.contributor.referee2 | Pamplona, Mauricio | - |
dc.description.resumo | O desenvolvimento de sensores de visão dinâmicos (DVS) é considerado um dos avanços mais relevantes em termos de processamento de dados no plano focal de câmeras CMOS, por estar fundamentado em processamento neural. O tipo de pixel usado por um DVS é baseado na funcionalidade de um caminho neural conhecido como magno-cellular pathway, encontrado na conexão entre a retina biológica e o sistema nervoso central, e caracterizado por responder de forma assíncrona às mudanças temporárias de intensidade de luz e por codificar a informação de entrada por meio de pulsos. Neste trabalho, são projetadas e comparadas três arquiteturas DVS: DVS básico, ATIS (asynchronous time-based image sensor) e ADMDVS (asynchronous delta modulation dynamic vision sensor). Entre estas, somente a arquitetura ATIS implementa um sistema de codificação de intensidade da luz, utilizando modulação por largura de pulso no domínio do tempo. No processo de projeto, a metodologia gm/Id é usada como ferramenta adequada para o dimensionamento dos transistores que compõem os pixels. Usando diferentes linguagens de programação, são desenvolvidos vários scripts para automatizar as etapas de simulação. O funcionamento correto de cada arquitetura é verificado através da comparação entre o resultado obtido por simulação elétrica e o resultado previsto através de simulação numérica usando um modelo idealizado. Finalmente, conclui-se que a resposta de cada arquitetura, obtida por simulação elétrica, se aproxima bastante da resposta prevista através dos modelos idealizados, o que valida os projetos propostos. Com base nos resultados obtidos, é possível realizar uma comparação entre as diferentes arquiteturas. | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | Instituto Alberto Luiz Coimbra de Pós-Graduação e Pesquisa de Engenharia | pt_BR |
dc.publisher.program | Programa de Pós-Graduação em Engenharia Elétrica | pt_BR |
dc.publisher.initials | UFRJ | pt_BR |
dc.subject.cnpq | CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA::ELETRONICA INDUSTRIAL, SISTEMAS E CONTROLES ELETRONICOS::AUTOMACAO ELETRONICA DE PROCESSOS ELETRICOS E INDUSTRIAIS | pt_BR |
dc.embargo.terms | aberto | pt_BR |
Appears in Collections: | Engenharia Elétrica |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
867066.pdf | 2.44 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.