Pantheon Institutional repository
Collect, preserve and disseminate digital academic production in all areas of knowledge.
Comprise the assets of the repository, in addition to theses and dissertations at UFRJ, scientific articles, electronic books, book chapters and papers presented at events for teachers, researchers, administrative staff and students of master's and doctoral degrees.
Please use this identifier to cite or link to this item:
http://hdl.handle.net/11422/7714| Type: | Trabalho de conclusão de graduação |
| Title: | Introdução de predição de desvios no processador FemtoJava para sistemas embarcados |
| Author(s)/Inventor(s): | Santos, Luciana Martins da Silva Ozório |
| Advisor: | França, Felipe Maia Galvão |
| Abstract: | O desenvolvimento de um processador exige que sejam observados fatores como desempenho, custo e consumo de energia. Uma das técnicas empregadas visando buscar ganhos para essas três características é a previsão de desvios. Este projeto propõe a implementação de um preditor de desvios clássico de 2 bits para o microprocessador pipeline FemtoJava para sistemas embarcados e um estudo sobre a futura implementação de um preditor de desvios utilizando a técnica de redes neurais sem peso, visando uma melhoria no sistema de predição de desvios do processador em questão. Vale ressaltar que, por ser desenvolvido especificamente para sistemas embarcados, o projeto do processador e a introdução de novas características busca soluções que apresentem baixo consumo de área em chip e baixo consumo de energia uma vez que o sistema deve ser alimentado por uma bateria. A Linguagem C foi utilizada para a implementação do preditor de desvios e todo o projeto foi desenvolvido visando sua possível implementação em hardware num futuro próximo. A implementação do preditor mostrou-se válida já que o sistema de predição alcançou percentuais de acerto compatíveis com os preditores conhecidos no mercado e, apesar do ganho em relação ao tempo de execução dos programas não ter sido significativo, uma vez que o pipeline do processador apresenta apenas cinco estágios, a introdução da capacidade de prever desvios prepara o processador para a introdução da técnica de reuso dinâmico de traces em nível de arquitetura. |
| Keywords: | preditor de desvio redes neurais sem peso |
| Subject CNPq: | CNPQ::ENGENHARIAS |
| Production unit: | Escola Politécnica |
| Publisher: | Universidade Federal do Rio de Janeiro |
| Issue Date: | Jan-2007 |
| Publisher country: | Brasil |
| Language: | por |
| Right access: | Acesso Aberto |
| Appears in Collections: | Engenharia Eletrônica e de Computação |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| monopoli10002783.pdf | 1.15 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.