Proposta de arquitetura do demodulador digital para o terminal de consulta ao consumo individual do sistema de medição centralizada

Oliveira, Suzana Cândida Gomes de

Please use this identifier to cite or link to this item: http://hdl.handle.net/11422/7872

Full metadata record

DC Field	Value	Language
dc.contributor.advisor	Alves, José Eduardo da Rocha	-
dc.contributor.author	Oliveira, Suzana Cândida Gomes de	-
dc.date.accessioned	2019-05-13T12:03:41Z	-
dc.date.available	2023-12-21T03:02:07Z	-
dc.date.issued	2008-09	-
dc.identifier.uri	http://hdl.handle.net/11422/7872	-
dc.language	por	pt_BR
dc.publisher	Universidade Federal do Rio de Janeiro	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.subject	Processamento de sinais	pt_BR
dc.subject	PLC unidirecional	pt_BR
dc.title	Proposta de arquitetura do demodulador digital para o terminal de consulta ao consumo individual do sistema de medição centralizada	pt_BR
dc.type	Trabalho de conclusão de graduação	pt_BR
dc.contributor.advisorCo1	Petraglia, Mariane Rembold	-
dc.contributor.referee1	Monteiro, Joarez Bastos	-
dc.description.resumo	Este projeto apresenta a proposta e o estudo de uma solução digital para implementar o demodulador do Terminal de Consulta ao Consumo Individual (TCCI) do Sistema Eletrônico de Monitoração Individualizada de Consumo (SEMIC). O trabalho está baseado em simulações utilizando a ferramenta Simulink do software matemático MATLAB. Através dele, foram feitos testes para a avaliação do desempenho do demodulador em relação a dois principais problemas que na prática poderiam afetar o bom funcionamento do sistema. São eles: harmônicos e transitórios ambos inerentes à rede elétrica. Como se vislumbra uma futura implementação em dispositivos do tipo DSP (Digital Signal Processor) ou dsPIC, o algoritmo proposto para a detecção da onda portadora PLC (Power Line Carrier), embora esteja sendo realizado em MATLAB, teve como base operações facilmente implementáveis nesses processadores. Além disso, já que o TCCI será instalado em cada residência, sua produção será em larga escala o que acarreta grande preocupação quanto ao custo do projeto. Então, a arquitetura do demodulador apresentada neste trabalho foi desenvolvida em ponto fixo uma vez que processadores já preparados para aritmética de ponto flutuante são presumidamente mais caros.	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.publisher.department	Escola Politécnica	pt_BR
dc.publisher.initials	UFRJ	pt_BR
dc.subject.cnpq	CNPQ::ENGENHARIAS	pt_BR
dc.embargo.terms	aberto	pt_BR
Appears in Collections:	Engenharia Eletrônica e de Computação

Files in This Item:

File	Description	Size	Format
monopoli10003217.pdf		1.46 MB	Adobe PDF	View/Open

Show simple item record Recommend this item View Statistics

Pantheon Institutional repository