Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/11422/22720
Especie: Dissertação
Título : Analysis and design of 7T sense amplifiers in 28 nm FD-SOI CMOS process
Autor(es)/Inventor(es): Carvalho, Estêvão Fernandes de Lima
Tutor: Petraglia, Antonio
Tutor : Mederos, Luis Fabián Olivera
Resumen: O inesgotável esforço para se fabricar circuitos cada vez mais rápidos, de menor tamanho e com maior eficiência energética, fez com que efeitos nanométricos (< 90 nm) tenham que ser considerados no projeto destes circuitos. Devido a baixas tensões de alimentação, as clássicas equações de inversão forte para estimar a corrente de polarização e parâmetros de pequenos-sinais se tornam imprecisas, aumentando a complexidade na modelagem do projeto. Por outro lado, os processos de ponta FDSOI (Fully-Depleted Silicon on Insulator) podem reduzir consideravelmente as correntes de fuga e o descasamento dos transistores enquanto mantem a velocidade e robustez ao passo que consumo de energia seja extremamente reduzido para operações com tensões próximas da de threshold. Esta tese se foca na análise de operações em inversão moderada, desenvolvendo ferramentas para projetar o amplificador de tensão tipo latch de 7 transistores (7T- LTSA) em processo CMOS FDSOI de 28 nm. Adicionalmente, são propostos modelos compactos para o tempo de atraso do latch válidos para qualquer nível de inversão. Capacitâncias, transcondutâncias e condutâncias de canal de pequenos- sinais são analisadas e modeladas para fornecer uma equação compacta e de rápida avaliação. Por fim, uma figura de mérito (FoM) relacionando velocidade e desempenhoé proposta. O consumo de energia é minimizado utilizando nível de tensão de alimentação próximo a tensão de threshold. Atraso abaixo de 100 ps é alcançado com VDD=550 mV e abaixo de 1.5 ns com VDD=350 mV apenas com dimensionamento correto dos transistores do 7T-LTSA, σof f é mantido abaixo de 18 mV para uma tensão de entrada diferencial igual a 0.1VDD para VDD variando de 350 mV a 550 mV.
Resumen: The never ending strive to manufacture faster, smaller and energy efficient cir- cuits, made several nanometric effects (< 90 nm) sizable and unavoidable for circuit design, such as severe mismatch variations, limited supply voltage levels, high leak- age currents and several short-channel effects. Due to the low supply voltages used in these circuits, the classical strong inversion equations for bias currents and small- signal parameters turn out to be inaccurate, demanding more complexity to the model. On the other hand, state-of-art process such as FDSOI (Fully-Depleted Silicon on Insulator) can considerably reduce leakage currents and transistor mis- match while keeping speed and yield even with much lower energy consumption for operations centered around the moderate inversion region. This thesis focuses on the analysis of transistors operating in moderate inver- sion, by developing tools for designing the classical latch-type sense amplifier with 7 transistors (7T-LTSA) for sub/near-threshold operations in a 28 nm FDSOI CMOS process. Compact models for the latch time delay valid for any inversion level will be presented, which are valid for VDD=350 mV, 450 mV and 550 mV. Small-signal capacitances, transconductances and channel conductances are analyzed and mod- eled in order to provide compact and fast parameter evaluation. Lastly, a figure of merit (FoM) relating speed and yield is proposed. Energy consumption is minimized though the figure of merit at near-threshold supply voltage level. Time delay below 100 ps is reached with VDD=550 mV and below 1.5 ns with VDD=350 mV by proper transistor sizing of the 7T-LTSA, σof f is kept below 18 mV for a differential input voltage equals to 0.1VDD for VDD ranging from 350 mV to 550 mV.
Materia: Atraso de tempo de trava
Otimização de trava
Materia CNPq: CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Programa: Programa de Pós-Graduação em Engenharia Elétrica
Unidade de producción: Instituto Alberto Luiz Coimbra de Pós-Graduação e Pesquisa de Engenharia
Editor: Universidade Federal do Rio de Janeiro
Fecha de publicación: feb-2019
País de edición : Brasil
Idioma de publicación: eng
Tipo de acceso : Acesso Aberto
Aparece en las colecciones: Engenharia Elétrica

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
925030.pdf1.54 MBAdobe PDFVisualizar/Abrir


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.