Pantheon Repositorio Institucional
Recopila, preserva y difundi la producción académica digital en todas las áreas del conocimiento.
Comprende los activos del repositorio, además de tesis y disertaciones en la UFRJ, artículos científicos, libros electrónicos, capítulos de libros y trabajos presentados en eventos para los profesores, investigadores, personal administrativo y estudiantes de maestría y doctorado.
Por favor, use este identificador para citar o enlazar este ítem:
http://hdl.handle.net/11422/23158| Especie: | Tese |
| Título : | Simulador em tempo real baseado na integração de módulo FPGA e CPUs para avaliação de controladores embarcados de conversores eletrônicos de potência |
| Autor(es)/Inventor(es): | Solano Rueda, Oscar Antonio |
| Tutor: | Rolim, Luís Guilherme Barbosa |
| Resumen: | Esta tese propõe uma estratégia de aprimoramento do método ADC (Associated Discrete Circuit) para modelagem de chaves para simulação em tempo real. O método ADC se caracteriza por originar uma matriz de admitâncias do sistema constante, independentemente do estado das chaves existentes. Essa característica faz dele um método de rápida execução e, portanto, apropriado para aplicações nas que são requeridos passos de simulação da ordem de um microssegundo. Entretanto, esse método introduz oscilações numéricas à simulação. A estratégia proposta reduz significativamente essas oscilações com um incremento de complexidade menor do que o ocasionado por abordagens similares previamente apontadas para este fim. Com base na estratégia de modelagem proposta e no uso de uma FPGA genérica como núcleo computacional, um SDTR (Simulador digital em tempo real) foi desenvolvido e validado. Esta validação foi realizada através de uma bancada HIL (Hardware-in-theloop) experimental onde um modelo de VSC trifásico, simulado em tempo real com passo de solução de 1 µs, é comandado por um dispositivo DSP em malha fechada. Além disso, um sistema de co-simulação multitaxa, no qual o SDTR baseado em FPGA desenvolvido é acoplado a um SDTR comercial baseado em processadores CPU, é apresentado. |
| Resumen: | A aplicabilidade desse sistema integrado de co-simulação na avaliação de controladores embarcados de conversores de potência conectados à rede é exemplificada com alguns casos de estudo. |
| Materia: | Simulação em tempo real Modelos chaveados de conversores controláveis Co-simulação multitaxa Bancada HIL |
| Materia CNPq: | Engenharia Elétrica |
| Programa: | Programa de Pós-Graduação em Engenharia Elétrica |
| Unidade de producción: | Instituto Alberto Luiz Coimbra de Pós-Graduação e Pesquisa de Engenharia |
| Editor: | Universidade Federal do Rio de Janeiro |
| Fecha de publicación: | oct-2019 |
| País de edición : | Brasil |
| Idioma de publicación: | por |
| Tipo de acceso : | Acesso Aberto |
| Aparece en las colecciones: | Engenharia Elétrica |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| 925530.pdf | 6.22 MB | Adobe PDF | Visualizar/Abrir |
Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.