Pantheon Repositório Institucional da UFRJ
Coleta, preserva e divulga a produção acadêmica digital em todas as áreas do conhecimento.
São os ativos do repositório, além de teses e dissertações da UFRJ, artigos científicos, livros eletrônicos, capítulos de livros e trabalhos apresentados em eventos por professores, pesquisadores, funcionários administrativos e alunos de mestrado e doutorado.
Use este identificador para citar ou linkar para este item:
http://hdl.handle.net/11422/23158| Tipo: | Tese |
| Título: | Simulador em tempo real baseado na integração de módulo FPGA e CPUs para avaliação de controladores embarcados de conversores eletrônicos de potência |
| Autor(es)/Inventor(es): | Solano Rueda, Oscar Antonio |
| Orientador: | Rolim, Luís Guilherme Barbosa |
| Resumo: | Esta tese propõe uma estratégia de aprimoramento do método ADC (Associated Discrete Circuit) para modelagem de chaves para simulação em tempo real. O método ADC se caracteriza por originar uma matriz de admitâncias do sistema constante, independentemente do estado das chaves existentes. Essa característica faz dele um método de rápida execução e, portanto, apropriado para aplicações nas que são requeridos passos de simulação da ordem de um microssegundo. Entretanto, esse método introduz oscilações numéricas à simulação. A estratégia proposta reduz significativamente essas oscilações com um incremento de complexidade menor do que o ocasionado por abordagens similares previamente apontadas para este fim. Com base na estratégia de modelagem proposta e no uso de uma FPGA genérica como núcleo computacional, um SDTR (Simulador digital em tempo real) foi desenvolvido e validado. Esta validação foi realizada através de uma bancada HIL (Hardware-in-theloop) experimental onde um modelo de VSC trifásico, simulado em tempo real com passo de solução de 1 µs, é comandado por um dispositivo DSP em malha fechada. Além disso, um sistema de co-simulação multitaxa, no qual o SDTR baseado em FPGA desenvolvido é acoplado a um SDTR comercial baseado em processadores CPU, é apresentado. |
| Resumo: | A aplicabilidade desse sistema integrado de co-simulação na avaliação de controladores embarcados de conversores de potência conectados à rede é exemplificada com alguns casos de estudo. |
| Palavras-chave: | Simulação em tempo real Modelos chaveados de conversores controláveis Co-simulação multitaxa Bancada HIL |
| Assunto CNPq: | Engenharia Elétrica |
| Programa: | Programa de Pós-Graduação em Engenharia Elétrica |
| Unidade produtora: | Instituto Alberto Luiz Coimbra de Pós-Graduação e Pesquisa de Engenharia |
| Editora: | Universidade Federal do Rio de Janeiro |
| Data de publicação: | Out-2019 |
| País de publicação: | Brasil |
| Idioma da publicação: | por |
| Tipo de acesso: | Acesso Aberto |
| Aparece nas coleções: | Engenharia Elétrica |
Arquivos associados a este item:
| Arquivo | Descrição | Tamanho | Formato | |
|---|---|---|---|---|
| 925530.pdf | 6.22 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.