Please use this identifier to cite or link to this item: http://hdl.handle.net/11422/9579
Full metadata record
DC FieldValueLanguage
dc.contributor.advisorSoares, Carlos Fernando Teodósio-
dc.contributor.authorSilva Junior, Nilson Carvalho-
dc.date.accessioned2019-09-16T11:13:04Z-
dc.date.available2023-12-21T03:01:24Z-
dc.date.issued2013-03-
dc.identifier.urihttp://hdl.handle.net/11422/9579-
dc.languageporpt_BR
dc.publisherUniversidade Federal do Rio de Janeiropt_BR
dc.rightsAcesso Abertopt_BR
dc.subjectCADpt_BR
dc.subjectCapacitores chaveadospt_BR
dc.subjectCircuitos integradospt_BR
dc.subjectCMOSpt_BR
dc.subjectSimulated Annealingpt_BR
dc.titleFerramenta de CAD para o desenvolvimento do layout de capacitores em circuitos integrados CMOSpt_BR
dc.typeTrabalho de conclusão de graduaçãopt_BR
dc.contributor.referee1Petraglia, Antonio-
dc.contributor.referee2Gomes, José Gabriel Rodriguez Carneiro-
dc.description.resumoEsta dissertação apresenta o desenvolvimento de uma ferramenta de CAD (Computer-Aided Design), cuja função principal é organizar, automaticamente, capacitores unitários em uma dada matriz, de modo a minimizar as interferências do processo de fabricação de circuitos integrados CMOS. O algoritmo de otimização utilizado foi o Simulated Annealing. Esse algoritmo foi escolhido por ser bastante adequado a problemas discretos de minimização. O presente projeto visa automatizar o processo de desenvolvimento do layout de Circuitos a Capacitores Chaveados.pt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentEscola Politécnicapt_BR
dc.publisher.initialsUFRJpt_BR
dc.subject.cnpqCNPQ::ENGENHARIASpt_BR
dc.embargo.termsabertopt_BR
Appears in Collections:Engenharia Eletrônica e de Computação

Files in This Item:
File Description SizeFormat 
monopoli10006570.pdf1.94 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.