Pantheon Repositório Institucional da UFRJ
Coleta, preserva e divulga a produção acadêmica digital em todas as áreas do conhecimento.
São os ativos do repositório, além de teses e dissertações da UFRJ, artigos científicos, livros eletrônicos, capítulos de livros e trabalhos apresentados em eventos por professores, pesquisadores, funcionários administrativos e alunos de mestrado e doutorado.
Use este identificador para citar ou linkar para este item:
http://hdl.handle.net/11422/9579| Tipo: | Trabalho de conclusão de graduação |
| Título: | Ferramenta de CAD para o desenvolvimento do layout de capacitores em circuitos integrados CMOS |
| Autor(es)/Inventor(es): | Silva Junior, Nilson Carvalho |
| Orientador: | Soares, Carlos Fernando Teodósio |
| Resumo: | Esta dissertação apresenta o desenvolvimento de uma ferramenta de CAD (Computer-Aided Design), cuja função principal é organizar, automaticamente, capacitores unitários em uma dada matriz, de modo a minimizar as interferências do processo de fabricação de circuitos integrados CMOS. O algoritmo de otimização utilizado foi o Simulated Annealing. Esse algoritmo foi escolhido por ser bastante adequado a problemas discretos de minimização. O presente projeto visa automatizar o processo de desenvolvimento do layout de Circuitos a Capacitores Chaveados. |
| Palavras-chave: | CAD Capacitores chaveados Circuitos integrados CMOS Simulated Annealing |
| Assunto CNPq: | CNPQ::ENGENHARIAS |
| Unidade produtora: | Escola Politécnica |
| Editora: | Universidade Federal do Rio de Janeiro |
| Data de publicação: | Mar-2013 |
| País de publicação: | Brasil |
| Idioma da publicação: | por |
| Tipo de acesso: | Acesso Aberto |
| Aparece nas coleções: | Engenharia Eletrônica e de Computação |
Arquivos associados a este item:
| Arquivo | Descrição | Tamanho | Formato | |
|---|---|---|---|---|
| monopoli10006570.pdf | 1.94 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.