Ferramenta de CAD para o desenvolvimento do layout de capacitores em circuitos integrados CMOS

Silva Junior, Nilson Carvalho

Pantheon Repositorio Institucional

Recopila, preserva y difundi la producción académica digital en todas las áreas del conocimiento.
Comprende los activos del repositorio, además de tesis y disertaciones en la UFRJ, artículos científicos, libros electrónicos, capítulos de libros y trabajos presentados en eventos para los profesores, investigadores, personal administrativo y estudiantes de maestría y doctorado.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/11422/9579

Especie:	Trabalho de conclusão de graduação
Título :	Ferramenta de CAD para o desenvolvimento do layout de capacitores em circuitos integrados CMOS
Autor(es)/Inventor(es):	Silva Junior, Nilson Carvalho
Tutor:	Soares, Carlos Fernando Teodósio
Resumen:	Esta dissertação apresenta o desenvolvimento de uma ferramenta de CAD (Computer-Aided Design), cuja função principal é organizar, automaticamente, capacitores unitários em uma dada matriz, de modo a minimizar as interferências do processo de fabricação de circuitos integrados CMOS. O algoritmo de otimização utilizado foi o Simulated Annealing. Esse algoritmo foi escolhido por ser bastante adequado a problemas discretos de minimização. O presente projeto visa automatizar o processo de desenvolvimento do layout de Circuitos a Capacitores Chaveados.
Materia:	CAD Capacitores chaveados Circuitos integrados CMOS Simulated Annealing
Materia CNPq:	CNPQ::ENGENHARIAS
Unidade de producción:	Escola Politécnica
Editor:	Universidade Federal do Rio de Janeiro
Fecha de publicación:	mar-2013
País de edición :	Brasil
Idioma de publicación:	por
Tipo de acceso :	Acesso Aberto
Aparece en las colecciones:	Engenharia Eletrônica e de Computação

Ficheros en este ítem:

Fichero	Descripción	Tamaño	Formato
monopoli10006570.pdf		1.94 MB	Adobe PDF	Visualizar/Abrir

Mostrar el registro Dublin Core completo del ítem Recomiende este ítem View Statistics